Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.provenance | SEDICI | - |
| dc.contributor | Díaz, Javier F. | - |
| dc.contributor | De Giusti, Armando Eduardo | - |
| dc.creator | Pousa, Adrián | - |
| dc.date | 2011-12 | - |
| dc.date.accessioned | 2019-06-19T20:08:42Z | - |
| dc.date.available | 2019-06-19T20:08:42Z | - |
| dc.date.issued | 2011-12 | - |
| dc.identifier | http://sedici.unlp.edu.ar/handle/10915/4210 | - |
| dc.identifier | http://hdl.handle.net/10915/4210 | - |
| dc.identifier | http://postgrado.info.unlp.edu.ar/Carreras/Especializaciones/Redes_y_Seguridad/Trabajos_Finales/Pousa_Adrian.pdf | - |
| dc.identifier.uri | http://rodna.bn.gov.ar/jspui/handle/bnmm/325725 | - |
| dc.description | El objetivo de este trabajo es mostrar la aceleración en el tiempo de cómputo del algoritmo criptográfico Advanced Encryption Standard (AES) con clave de tamaño 128bits, que se obtiene al aprovechar el paralelismo que proveen las arquitecturas multicores actuales utilizando herramientas de programación paralela. AES es uno de los algoritmos de criptografía más usados en la actualidad, con el crecimiento de las redes y la información que se maneja hoy en día puede ser necesario cifrar un volumen muy grande de información para lo que se requiere mayor velocidad en los procesadores, pero esto actualmente no es posible debido a que los procesadores han llegado al límite de velocidad por problemas térmicos y de consumo, por esta razón se está incrementando la cantidad de procesadores en los equipos. Como aporte de la concreción de este trabajo se pretende presentar un análisis de rendimiento que muestre cómo a pesar de las limitaciones de velocidad de los procesadores, es posible, mediante herramientas de programación paralela, aprovechar las arquitecturas multicore para acelerar el cómputo del algoritmo AES y así reducir el tiempo de cifrar información ya sea para almacenarla o enviarla por la red. | - |
| dc.description | Facultad de Informática | - |
| dc.format | application/pdf | - |
| dc.format | 41 p. | - |
| dc.language | spa | - |
| dc.rights | info:eu-repo/semantics/openAccess | - |
| dc.rights | http://creativecommons.org/licenses/by/3.0/ | - |
| dc.rights | Creative Commons Attribution 3.0 Unported (CC BY 3.0) | - |
| dc.source | reponame:SEDICI (UNLP) | - |
| dc.source | instname:Universidad Nacional de La Plata | - |
| dc.source | instacron:UNLP | - |
| dc.source.uri | http://sedici.unlp.edu.ar/handle/10915/4210 | - |
| dc.source.uri | http://hdl.handle.net/10915/4210 | - |
| dc.source.uri | http://postgrado.info.unlp.edu.ar/Carreras/Especializaciones/Redes_y_Seguridad/Trabajos_Finales/Pousa_Adrian.pdf | - |
| dc.subject | Ciencias Informáticas | - |
| dc.subject | Redes y Seguridad | - |
| dc.subject | Algoritmos | - |
| dc.subject | criptografía | - |
| dc.subject | Parallel programming | - |
| dc.title | Algoritmo de cifrado simétrico AES : Aceleración de tiempo de cómputo sobre arquitecturas multicore | - |
| dc.type | info:eu-repo/semantics/masterThesis | - |
| dc.type | info:eu-repo/semantics/acceptedVersion | - |
| dc.type | Trabajo de especializacion | - |
| dc.type | info:ar-repo/semantics/tesisDeMaestria | - |
| Aparece en las colecciones: | Universidad Nacional de la Plata. SEDICI | |
Ficheros en este ítem:
No hay ficheros asociados a este ítem.