Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.provenance | SEDICI | - |
| dc.contributor | Bria, Oscar N. | - |
| dc.creator | Schweers, Robert Joachim | - |
| dc.date | 2002 | - |
| dc.date.accessioned | 2019-06-19T20:07:32Z | - |
| dc.date.available | 2019-06-19T20:07:32Z | - |
| dc.date.issued | 2002 | - |
| dc.identifier | http://sedici.unlp.edu.ar/handle/10915/3835 | - |
| dc.identifier | http://hdl.handle.net/10915/3835 | - |
| dc.identifier.uri | http://rodna.bn.gov.ar/jspui/handle/bnmm/325374 | - |
| dc.description | En el presente trabajo se estudia el algoritmo de cómputo numérico CORDIC y se describen algunas de sus variantes arquitecturales. Para comenzar se realizará una descripción a nivel funcional algorítmica con un alto nivel de abstracción del algoritmo en VHDL, utilizando aritmética en punto flotante proporcionada por el lenguaje. El propósito es validar el funcionamiento de algoritmo mediante el cálculo del seno, del coseno y del arcotangente. Seguidamente se realizará la descripción de dos de las arquitecturas mas comunes (CORDIC bitparalelo desplegado y CORDIC bit-paralelo iterativo) utilizando aritmética de punto fijo como forma de representación numérica. La descripción de las arquitecturas particulares, se llevará a cabo a partir del funcionamiento correcto de la descripción funcional algorítmica. Otro aspecto interesante es la modificación de los parámetros principales que afectan a las arquitecturas, ancho de palabra y número de iteraciones. Para verificar el funcionamiento de las descripciones, se utilizarán como referencia a las funciones seno, coseno y arcotangente. La validación se llevará a cabo utilizando MATLAB<SUP>TM</SUP> como herramienta de comparación. | - |
| dc.description | Facultad de Informática | - |
| dc.format | application/pdf | - |
| dc.format | 143 p. | - |
| dc.language | spa | - |
| dc.rights | info:eu-repo/semantics/openAccess | - |
| dc.rights | http://creativecommons.org/licenses/by/4.0/ | - |
| dc.rights | Creative Commons Attribution 4.0 International (CC BY 4.0) | - |
| dc.source | reponame:SEDICI (UNLP) | - |
| dc.source | instname:Universidad Nacional de La Plata | - |
| dc.source | instacron:UNLP | - |
| dc.source.uri | http://sedici.unlp.edu.ar/handle/10915/3835 | - |
| dc.source.uri | http://hdl.handle.net/10915/3835 | - |
| dc.subject | Ciencias Informáticas | - |
| dc.subject | Informática | - |
| dc.subject | algoritmos númericos | - |
| dc.subject | diseño de hardware | - |
| dc.subject | simulación | - |
| dc.title | Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC | - |
| dc.type | info:eu-repo/semantics/bachelorThesis | - |
| dc.type | info:eu-repo/semantics/acceptedVersion | - |
| dc.type | Tesis de grado | - |
| dc.type | info:ar-repo/semantics/tesisDeGrado | - |
| Aparece en las colecciones: | Universidad Nacional de la Plata. SEDICI | |
Ficheros en este ítem:
No hay ficheros asociados a este ítem.